Today's PICK UP

東京大学・パナソニックら、データ駆動型社会の実現に向け先端システム技術研究組合(RaaS)を設立

国立大学法人東京大学、凸版印刷株式会社、パナソニック株式会社、株式会社日立製作所、株式会社ミライズテクノロジーズは、2020年8月17日に、「先端システム技術研究組合(略称ラース、以下、RaaS)」を設立すると発表した。
RaaSは、データ駆動型社会を支えるシステムに必要な専用チップのデザインプラットフォームを構築し、オープンアーキテクチャを展開することで、専用チップの開発効率を10倍高める。さらに、3次元集積技術を研究開発し、最新の7 nm CMOSで製造したチップを同一パッケージ内に積層実装することで、エネルギー効率を10倍高めるという。

■背景

デジタルトランスフォーメーションの実現の鍵を握るのが、フィジカル空間(現実空間)とサイバー空間(仮想空間)をシームレスに繋ぐデータの活用だ。すなわち、IoTデバイスでセンシングしたデータを5Gで集め、AIで高度な分析を加えてサービスとして提供する、データ駆動型社会を支えるシステムが求められる。デジタル技術は、プラットフォームで発展・普及するため、従来のコストパフォーマンスに加えて、タイムパフォーマンスが重要になる。すなわち、安く高性能であるだけでなく、早く提供することも重要だ。専用チップを最先端プロセスで製造すると高い性能を得ることができるが、開発には多大な費用と年月を要することが課題だった。

■事業の概要

東京大学、凸版印刷、パナソニック、日立製作所、ミライズテクノロジーズは、経済産業省の認可を得て、2020年8月17日に「先端システム技術研究組合(RaaS)」を設立した。RaaSの研究開発目標は、専用チップの開発効率を10倍高め、同時に、エネルギー効率を10倍高めることだ。開発効率を高めるために、専用チップを素早く設計できるアジャイル設計手法を研究開発し、オープンアーキテクチャを展開する。また、エネルギー効率を高めるために、3次元集積技術を研究開発し、世界のメガファウンドリで7 nm CMOSで製造したチップを同一パッケージ内に積層実装する。たとえば、複数のSRAMチップを3次元集積してDRAM並みに大容量の積層SRAMを実現する。タイミング設計の難しいDRAMに代えて積層SRAMを用いることにより、コンピュータを用いた自動設計で設計効率を改善。さらに、積層SRAMと専用チップを同一パッケージ内に積層実装することで、エネルギー効率を改善するという。このデザインプラットフォームを活用して、各組合員は自らが実現したいシステムを開発して事業化するとのことだ。

■体制

RaaSは、東京大学、凸版印刷、パナソニック、日立製作所、ミライズテクノロジーズの5組合員で活動を開始する。各社の事業領域(ドメイン)で求められるシステムをテーマに、デザインプラットフォームを共同で研究開発。加えて、半導体産業界のエコシステムを支えるファブレスSoC事業会社(株式会社ソシオネクストなど)やEDAベンダーがこの活動を支援するとのことだ。

人気の記事